うわさ AMDの8コア「Bulldozer」CPUの「Orochi」は16MBものL3キャッシュを搭載?

AMD’s Eight-Core Bulldozer Processors to Get Massive Cache – Documents.AMD Orochi to Get 77% Cache Boost Over Current Six-Core Chips [09/23/2010 04:41 PM]by Anton Shilov より。

AMDの8コア「Bullodzer」は巨大なキャッシュを搭載することに – 機密文書より

AMDの「Orochi」は現在の6コアCPUのキャッシュから77%も増加する

By Anton Shilov
2010年9月23日

AMDの「Bullodzer」マイクロアーキテクチャベースの8コアCPUが特徴の「Orochi」の設計は現世代CPUと比較して巨大な内蔵キャッシュステムを採用するだろう。トータルで、最上位シングルダイプロセッサは16MBのキャッシュを有する。

AMD「Orochi」チップ(一般的なサーバー及びクライアント向けに設計され、「Valencia」、「Zambezi」そしてその他の第1世代「Bulldozer」ファミリに属する)は8MBの内蔵L3キャッシュを有し、X-bit labsが読んだドキュメントより、8コア「Orochi」は4つのデュアルコア「Bulldozer」モジュールを特徴とし、それぞれが2MBの共有L2キャッシュを内蔵していると考えられ、チップ全体では16MBものSRAMを内蔵し、現在の6コアCPUのトータル9MBのキャッシュから77%の増加となる。

AMDの次世代CPUに搭載される予定の大きななL2キャッシュは現在のマルチコアCPUが512KBのL2キャッシュのみ搭載していることと比較して、シングルスレッド動作のアプリケーションにより高性能を保証するのに対し、巨大なL3キャッシュはメモリ帯域を最大限活用することができる。両方の改善は現在の「Stars/Creyhound」アーキテクチャと比較して重要な性能向上を提供するだろう。

AMD「Orochi」設計はハイエンドデスクトップPCおよびサーバ市場向けの次世代CPU製品である。そのチップは8このプロセッシングエンジンを搭載しているが、ベースの「Bulldozer」マイクロアーキテクチャによると、それぞれのコアは4つのモジュールを内包している。それぞれのモジュールは二つの整数演算コア(それぞれフェッチ・デコード・L2キャッシュを共有している)がスケジューラにより関連付けられており、二つの128bit FMACパイプを内包した一つの浮動小数点演算ユニットが浮動小数点演算スケジューラにより関連付けられている。そのチップは共有L3キャッシュを内蔵しており、新しい設計のデュアルチャネルDDR3メモリコントローラとHyperTranspoert3.1バスを利用可能である。「Orochi」チップは新しいAM3+ソケットと使用する予定であり、新しいプラットフォームブランドが求められるだろう。

AMDはこのニュースに対して如何なるコメントもしていない。

—-

AM3+ソケットを利用することはほぼ確定かと。現在のThubanコアのようにAM3マザーボードはBIOSのアップデートで対応可能かもしれない。ソケット変更の理由はメモリコントローラ関連の改善によるものか?

AMDの次世代CPU「Bulldozer」ベースの「Orochi」ダイ写真&「LIano」ウエハース写真

semiaccurate.com AMD shows off Llano wafer GTC 2010: Briefly, but they are real by Charlie Demerjian September 1, 2010

semiaccurate.com AMD outs the Bulldozer based Orochi die GTC 2010: Second generation fusions abound by Charlie Demerjian September 1, 2010

semiaccurate.com More Llano wafer pictures GTC 2010: You asked for better, we deliver by Charlie Demerjian September 1, 2010 より。

これは「Bulldozer」ベースの「Orochi」ダイ写真。32nmプロセスで製造される。

「Llano」のウエハース写真。「Llano」はAMDのGPU統合型CPUであるFusion APUの第1弾。

写真の出典元: semiaccurate.com

うわさ AMDの次世代CPU「Bulldozer」は動的パフォーマンスブースト機能はないらしい

xbitlabs.com AMD Bulldozer Microprocessors May Not Bring Dramatic Performance Boosts.AMD Expects 16-Core Microprocessors to Be 50% Faster than 12-Core Chips [08/03/2010 02:10 PM] by Anton Shilov より。

うわさ AMDの次世代CPU「Bulldozer」は動的パフォーマンスブースト機能はないらしい

AMDは12コアチップよりも16コアチップCPUが50%高速であると予測している。

アナリストと市場観測者はAMDのコードネーム「Bulldoser」CPUは現在AMD出荷しているCPUと比較して明確に性能が向上していると予測している。しかしアーキテクチャとしての視点からは素晴らしく観えるが、AMD自身は桁外れの性能向上について大きく主張していない。事実、新しい「Bulldozer」ベースのCPUの「コアあたりの性能」は現在のチップと比較してほんのわずかだけ良いだろう。

「性能面における視点からは、もし私たちの16コア「Interlagos」と現在の12コアAMD Opteron 6100シリーズプロセッサ(コードネーム「Magny Cours」)を比較すると消費者からは33%増加したコアから50%のより高い性能を見て取れるだろうと私たちは予想している。これは私たちがコアあたりの性能が正しい上向きの方向性にぴったりと合っていると評価していることを意味する。」とAMDサーバ・ワークステーション製品マーケティング取締役のJohn Frueheは説明した。

「Bulldozer」の「コアあたりの性能」が高い期待を持てないのなら、新しいチップはAMDにこれからのマイクロプロセッサが消費電力の増加や熱損失を伴わずに達成させるだろう。

去年の11月の定期アナリストデイでAMDによって提供された情報を元にすると、最初の「Bulldozer」マイクロアーキテクチャはコードネーム「Zambezi(ほぼ確実にOrochiファミリーに属している)」と呼ばれるデスクトップ・ワークステーション向けCPUチップは、マルチスレッディングテクノロジを持つ8コアのx86コアで、2つの128bit FMAC浮動小数点演算ユニット、共有L2キャッシュ、メモリコントローラ統合型共有L3キャッシュを特徴とするだろう。AMDはまたその新しいCPUは「大きな新しい電力管理の革新」を特徴とするであろうと記載している。「Bulldozer」ファミリーに属している新しいチップはまた256bit浮動小数点演算命令をサポートするAdvanced Vector Extensions(AVX – ※従来のSSEの新しいバージョン)を特徴としている。過去にAMDがデモを行なった際の模式図を元に、AMDは4コアが互いにより良く動作させるために分割されたデータキャッシュと一つの浮動小数点スケジューラ、二つの整数演算ユニットの助けを借りて劇的に改善することを目的としてる。

2010年第2四半期世界で2番目に巨大なCPU会社は最初の「Bulldozer」マイクロプロセッサを「テープアウト」した。「テープアウト」とは集積回路の露光用フォトマスクのための設計図を生産工場に送ったことを意味する。AMDが既に生産し組み立てられた「Bulldozer」プロセッサのサンプルを受け取ったか、少なくともGlobalfoundries(※AMDの半導体生産工場会社。複数の資本が参加している)から半導体ウエハースを製造したかどうかという点ははっきりとしていないが、AMDは火曜日には最初の「Bulldozer」の性能に関連した声明を発表するとしており、その時がおそらく最初のサンプルを手に取る時であろうと思われる。

—-

そろそろBulldozerの性能に関する新しい情報が出てきそうである。たのしみ。